PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM
Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE
INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 5: (11) Internationale Veröffentlichungsnummer: WO 94/27317 H01L 21/76 A1 (43) Internationales Veröffentlichungsdatum: 24. November 1994 (24.11.94)

(21) Internationales Aktenzeichen:

PCT/DE94/00484

(22) Internationales Anmeldedatum:

2. Mai 1994 (02.05.94)

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT. SE).

(30) Prioritätsdaten:

P 43 15 063.2

6. Mai 1993 (06.05.93)

DE

Veröffentlicht

Mit internationalem Recherchenbericht.


(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): WINNERL, Josef [DE/DE]; Stefan-George-Ring 49, D-81929 München (DE). NEPPL, Franz [DE/DE]; Laurinweg 11, D-85521 Ottobrunn (DE).

(54) Title: PROCESS FOR PRODUCING COMPONENTS ON AN SOI SUBSTRATE

(54) Bezeichnung: HERSTELLUNGSVERFAHREN FÜR BAUELEMENTE AUF SOI-SUBSTRAT



(57) Abstract

A process for producing a silicon component with SOI and bulk functional units in which the thin silicon layer (3) and the insulation layer (2) of an SOI substrate (1) are etched away in the regions intended for the bulk functional elements and the bulk functional elements are produced in the regions of these apertures.

(57) Zusammenfassung

Verfahren zur Herstellung eines Siliziumbauelementes mit SOI-Funktionselementen und Bulk-Funktionselementen, bei dem die dünne Siliziumschicht (3) und die Isolatorschicht (2) eines SOI-Substrates (1) in für die Bulk-Funktionselemente vorgesehenen Bereichen weggeätzt werden und in den Bereichen dieser Öffnungen (4) die Bulk-Funktionselemente hergestellt werden.

# LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT	Österreich	GA	Gabon	MR	Mauretanien
ΑŪ	Australien	GB	Vereinigtes Königreich	MW	Malawi
BB	Barbados	GE	Georgiea	NE	Niger
BE	Belgien	GN	Guinea	NL	Niederlande
BF	Burkina Faso	GR	Griechenland	NO	Norwegen
BG	Bulgarien	HU	Ungarn	NZ	Neuseeland
BJ	Benin	Œ	Irland	PL	Polen
BR	Brasilien	П	Italien	PT	Portugal
BY	Belarus	JP	Japan	RO	Rumanien
CA	Kanada	KE	Kenya	RU	Russische Föderation
CF	Zeutrale Afrikanische Republik	KG	Kirgisistan	SD	Sudan
CG	Kongo	KP	Demokratische Volksrepublik Korea	SE	Schweden
CH	Schweiz	KR	Republik Korea	SI	Slowenien
CI	Côte d'Ivoire	KZ	Kasachstan	SK	Slowakei
CM	Kamerun	ш	Liechtenstein	SN	Senegal
CN	China	LK	Sri Lanka	TD	Techad
CS	Tschechoslowakei	LU	Luxemburg	TG	Togo
CZ	Tschechische Republik	LV	Lettland	T)	Tadschikistan
DE	Deutschland	MC	Monaco	17	
DK	Dänemark	MD	Republik Moldau	UA	Trinidad und Tobago Ukraine
ES	Spanien	MG	Madagaskar	US	
FT	Finnland	ML	Mali		Vereinigte Staaten von Amerika
FR	Frankreich	MN	Mongolei	UZ	Usbekistan
,		IVE	taxonBotes	VN	Vietnam

1

Herstellungsverfahren für Bauelemente auf SOI-Substrat

5

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen auf SOI-Substraten, die zusätzlich zu den SOI-Funktionselementen weitere integrierte Funktionselemente in Bulk-Silizium enthalten.

10

15

20

25

CMOS-Transistoren auf SOI-Substrat, insbesondere solche mit vollständig verarmtem Kanalbereich, sind insbesondere bei Kanallangen unter 0,25 µm und für Anwendungen mit extrem niedriger Versorgungsspannung und Verlustleistung von Bedeutung. Die verwendeten SOI-Substrate besitzen extrem dunne Siliziumschichten (ca. 50 nm). Diese Substrate werden mittels wafer bonding oder SIMOX hergestellt. Es ist schwierig, in derart dünnen Siliziumschichten Funktionselemente zu realisieren, die hohe Ströme abführen können. Beispiele für solche Funktionselemente sind Strukturen zum Schutz gegen elektrostatische Entladungen oder Leistungsbauelemente für Smart-Power-Anwendungen. Ein Verfahren zur gleichzeitigen Realisierung von SOI- und Bulk-Si-Funktionselementen bedient sich der SIMOX-Technik. Dabei wird nicht wie üblich eine ganze Siliziumscheibe zur Ausbildung der Isolationsschicht mit O+ implantiert, sondern unter Verwendung einer Maske nur die Bereiche, die als SOI-Bereiche vorgesehen sind. In den übrigen Bereichen bleibt das Silizium des Substrates in voller Starke stehen, so daß dort die Bulk-Funktionselemente integriert werden können.

30

35

Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Herstellungsverfahren für die Integration von SOI-Funktionselementen und Bulk-Si-Funktionselementen auf einem Siliziumsubstrat anzugeben.

2

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Weitere Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

- Es folgt eine Beschreibung des erfindungsgemäßen Verfahrens anhand der Figuren 1 und 2, die jeweils einen Querschnitt durch das herzustellende Bauelement nach verschiedenen Verfahrensschritten zeigen.
- Bei dem erfindungsgemäßen Verfahren wird von einem üblichen SOI-Substrat ausgegangen, das z.B. mittels wafer bonding oder SIMOX hergestellt sein kann. Es wird eine Fotomaske auf der dünnen Siliziumschicht dieses Substrates aufgebracht, die diejenigen Bereiche, die für die Bulk-Si-Funktionselemente
- vorgesehen sind, frei läßt. In den Öffnungen dieser Fotomaske werden die dünne Siliziumschicht 3 (s. Fig. 1) und die Isolatorschicht 2 (z. B. SiO<sub>2</sub>) entfernt, so daß das Silizium des Substrates 1 (d. h. der Trägerscheibe) des SOI-Substrates in den entstehenden Öffnungen 4 freigelegt ist. Es können dann
- mit den bekannten Herstellungsverfahren die Funktionselemente in den SOI-Bereichen und diesen freigelegten Bereichen hergestellt werden. Dieses erfindungsgemäße Verfahren hat gegenüber der eingangs beschriebenen Herstellungsmethode den Vorteil, daß die SOI-Substrate, wie sie handelsüblich geliefert
- werden, verwendet werden können und beim IC-Hersteller keine kostenintensive maskierte Hochenergieimplantation mit O+ erforderlich ist. Zu den SOI-Funktionselementen (z. B. den CMOS-Transistoren) können in den freigelegten Bereichen des Substrates 1 Bulk-Si-Funktionselemente mit hoher
- 30 Strombelastbarkeit realisiert werden, insbesondere, wenn der hohe Strom zur Rückseite des Substrates 1 hin, d. h. zu der nicht mit der Isolatorschicht 2 versehenen Oberseite, abgeführt wird. Typische Beispiele dafür sind Schutzstrukturen, wie z. B. Dioden, die Ein- und Ausgänge des
- Chips vor Schäden durch elektrostatische Entladungen schützen. Die in dem SOI-Bereich ausgebildeten Funktionselemente

5

10

15

20

25

3

sind gegenüber den hohen Strömen im Substrat 1 durch die Isolatorschicht 2 isoliert.

Eine weitere Verbesserung des erfindungsgemäßen Verfahrens erreicht man, indem man in einem zusätzlichen Verfahrensschritt das Silizium des Substrates 1 in den Öffnungen 4 durch epitaktisches Abscheiden bis zur Höhe der dünnen Siliziumschicht 3 hin auffüllt. Die dunne Siliziumschicht 3 der SOI-Bereiche bildet dann zusammen mit diesem epitaktisch abgeschiedenen Silizium 6 (s. Fig. 2) eine planare Oberfläche. Dieses epitaktisch abgeschiedene Silizium 6 kann für die Herstellung der zu integrierenden Funktionselemente mit einem geeigneten Dotierungsprofil versehen werden. Auf diese Weise können z. B. Bipolartransistoren in diesen Bereichen des Substrates hergestellt werden. Um die Bulk-Si-Funktionselemente von den SOI-Funktionselementen vollständig elektrisch zu isolieren, ist es vorteilhaft, wenn vor dem epitaktischen Aufwachsen des weiteren Siliziums 6 die Flanken der dünnen Siliziumschicht 3 mit einer Dielektrikumschicht 5 (z. B. SiO<sub>2</sub>) bedeckt werden. Die dunne Siliziumschicht 3 der SOI-Bereiche ist dann zu dem Bulk-Silizium vollständig durch dielektrische Schichten elektrisch isoliert. Diese Flankenbedeckung mit einer Dielektrikumschicht 5 erhält man z. B., indem zunächst das Material dieser Dielektrikumschicht ganzflächig isotrop auf die Oberfläche der Struktur der Figur 1 abgeschieden und dann anisotrop rückgeätzt wird.

4

#### Patentansprüche:

5

1. Verfahren zur Herstellung eines Halbleiterbauelementes auf Silizium mit einem Substrat (1) aus Silizium und einer an einer Oberseite dieses Substrates (1) unter einer dünnen Siliziumschicht (3) vergrabenen und nur in Bereichen vorhandenen Isolatorschicht (2),

bei dem unter Verwendung einer Fotomaske das Silizium der oberen dunnen Siliziumschicht (3) eines SOI-Substrates und


- die darunterliegende Isolatorschicht (2) außerhalb dieser Bereiche entfernt werden.
  - 2. Verfahren nach Anspruch 1,


bei dem zusätzlich die entfernten Anteile der Isolatorschicht

(2) und der dünnen Siliziumschicht (3) durch epitaktisch abgeschiedenes Silizium (6) ersetzt werden.

- Verfahren nach Anspruch 2,
   bei dem vor diesem zusätzlichen Verfahrensschritt die Flanken
   der dünnen Siliziumschicht (3) mit einer Dielektrikumschicht
   (5) isoliert werden.
- Verfahren nach Anspruch 2 oder 3,
   bei dem das epitaktisch abgeschiedene Silizium (6) zur Her stellung von Funktionselementen mit einer Dotierung versehen wird.

1/1





# INTERNATIONAL SEARCH REPORT

Interns ul Application No PCT/IIF 94/00484

			PCT/DE 94/00484
A. CLAS	SIFICATION OF SUBJECT MATTER H01L21/76		
According	to International Patent Classification (IPC) or to both nationa	dassification and IPC	
	S SEARCHED		
	documentation searched (classification system followed by cla HO1L	szificzton symbols)	
Documenta	thon searched other than minimum documentation to the exter	it that such documents are melu	ded in the fields scarched
Electronic	data base consulted during the international search (name of d	ata base and, where practical, se	arch terms used)
C DOCUM	MENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of	the relevant passages	Relevant to claim No.
x	EP,A,O 405 183 (NATIONAL SEMIC CORP.) 2 January 1991 see claims 1,7; figures 1-6	CONDUCTOR	1,2,4
Y	see column 4, line 29 - line 4	3	3
X	IBM TECHNICAL DISCLOSURE BULLE vol. 25, no. 11A , April 1983 US pages 5672 - 5673	<b>1,2,4</b>	
	B. EL-KAREH ET AL. 'BIPOLAR ON RANDOM-ACCES MEMORY CELL.' see figure 1		
Y	see page 5672, paragraph 3	,	3
Y	US,A,4 393 574 (KABUSHI KAISHA SEIKOSHA) 19 July 1983 see claim 1	DAINI	3
A	see figures 3A-3C		1,2,4
		-/	
لکا	er documents are listed in the continuation of box C.	X Patent family men	ibers are listed in annex.
'A' documer consider 'E' earlier de	gories of cited documents:  nt defining the general state of the art which is not red to be of particular relevance ocument but published on or after the international	cited to understand the invention	ed after the international filing date of in conflict with the application but principle or theory underlying the
filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another claim or other special reason (as specified)  "Y" document of particular relevance; the claimed inventor temporal reason of another claimed inventor of particular relevance; the claimed inventor temporal of the considered to inventor the considered to inventor the claimed inventor to cannot be considered to inventor the claimed inventor to cannot be considered to inventor the claimed inventor the considered to inventor the claimed inventor the claimed inventor the claimed inventor the claimed inventor the considered to the considered to the considered to inventor the claimed inventor the claimed inventor the considered to the claimed inventor the claimed inventor the considered to the claimed inventor the considered to the cons			tovel or cannot be considered to ep when the document is taken alone relevance; the claimed invention of involve an invention of the considered to
other m P″documen	nt referring to an oral disclosure, use, exhibition or eans it published prior to the international filing date but in the priority date claimed	eccuirent is commen	on being obvious to a person skilled
Date of the ac	ctual completion of the international search		nternational search report
	July 1994  siling address of the ISA	Authorized - 27	
······································	European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax (+31-70) 340-3016	Vancraeyne	est, F

1

### INTERNATIONAL SEARCH REPORT

Interns 1 Application No PCT/DE 94/00484

		PCT/DE 9	7/00484
	DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim No.
A	WO,A,87 06060 (FAIRCHILD SEMICONDUCTOR CORP.) 8 October 1987 see claims 12-19	1	
A	PATENT ABSTRACTS OF JAPAN vol. 16, no. 108 (E-1179)17 March 1992 & JP,A,03 283 636 (NIPPON SOKEN INC.) 13 December 1991 see abstract		1-4
			·
		·	
			· ••
,			
1		Ì	

1

# INTERNATIONAL SEARCH REPORT

. .ormation on patent family members

Intern 1 Application No PCT/DE 94/00484

Patent document cited in search report	Publication date	Patent family member(s)		Publication date
EP-A-0405183	02-01-91	US-A- JP-A-	4908328 3034347	13-03-90 14-02-91
US-A-4393574	19-07-83	NONE		******
WO-A-8706060	08-10-87	NONE		

Form PCT/ISA/210 (patent (amily annex) (July 1992)

### INTERNATIONALER RECHERCHENBERICHT

Interna les Aktenzeichen
PCT/DE 94/00484

			PCT/DE 94/00484		
A. KLAS	ssifizierung des anmeldungsgegenstandes H01L21/76				
Nach der	Internationalen Patentklassifikation (IPK) oder nach der nationalen	Klassifikation und der IPK			
	IERCHIERTE GEBIETE				
IPK 5	erter Mindestprüfstoff (Klassifikationssystem und Klassifikationssy HO1L	mbole)			
Recherchie	erte aber meht zum Mindesprüfstoff gehörende Veröffentlichungen	, sowert diese unter die recher	chierten Gehiete fallen		
	•				
9V% 4 -					
Wanrend o	ier internationalen Recherche konsultierte elektronische Datenbank	(Name der Datenbank und e	rvii. verwendete Suchbegriffe)		
C. ALS W	ESENTLICH ANGESEHENE UNTERLAGEN				
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Ang	abe der in Betracht kommend	en Teile Betr. Anspruch Nr.		
X	EP,A,O 405 183 (NATIONAL SEMICON	IDIICTOR	1 2 4		
•	CORP.) 2. Januar 1991		1,2,4		
Y	siehe Ansprüche 1,7; Abbildungen siehe Spalte 4, Zeile 29 - Zeile				
•			3		
X	IBM TECHNICAL DISCLOSURE BULLETI Bd. 25, Nr. 11A , April 1983 , N	1,2,4			
	Seiten 5672 - 5673				
	B. EL-KAREH ET AL. 'BIPOLAR ONE- RANDOM-ACCES MEMORY CELL.'	DEVOICE			
	siehe Abbildung 1				
Y	siehe Seite 5672, Absatz 3		3		
Y	US,A,4 393 574 (KABUSHI KAISHA D	AINI	3		
	SEIKOSHA) 19. Juli 1983 siehe Anspruch 1				
١	siehe Abbildungen 3A-3C		1,2,4		
	-	•	4,4,7		
	•	-/			
V Wein	Veriffentlichungen eind der Bestehrung und Este Con	[v] a			
cntne		X Siche Anhang Paten	Marrilie		
A" Veröffe	michenik nie sen mikenemen omin del 1 echiek denimels		die nach dem internationalen Anmeidedatum veröffentlicht worden ist und mit der		
E" älteres E	cht als besonders bedeutsam anzusehen ist Ookument, das jedoch erst am oder nach dem internationalen	CHARGINALE DICUL EDITIONS	rt, sondern nur zumVerständnis des der iden Prinzips oder der ihr zugrundeliegenden		
Anmeldedatum veröffentlicht worden ist "X' Veröffentlichung von besonderer Bedeutung die beanspruchte Erfindung L' Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- kam allen aufgrund dieser Veröffentlichung und					
scheinen zu lassen, oder durch die das Veröffentlichungsdahum einer erfindenseher Tätigkeit beruhend betrachtet werden sinderen im Recherchenbericht genannten Veröffentlichung belegt werden "Y" Veröffentlichung von bezondere Bedeutung die bestehet werden					
ausgetührt)  werden, wenn die Veröffentlichung and eine detrachtet					
veröffen	nuizung, eine Ausstellung oder andere Maßnahmen bezieht	diese Verbindung für eine	n Fachmann nabeliesend ut		
	anspruchten Prioritätsdatum veröffentlicht worden ist bschlusses der internationalen Recherche		glied derselben Patentfamilie ist		
	1 1 100				
	. Juli 1994	<b>2 8.</b> 07.	94		
ame und Po	estanschrift der Internationale Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bedienst	eter		
	NL - 2280 HV Rijswyk Td. (+31-70) 340-2040, Tx. 31 651 epo ni,	Vanana	P		
	Fax: (+31-70) 340-3016	Vancraeyne:	5t, f		

Formblatt PCT/ISA/210 (Blatt 2) (Juli 1992)

### INTERNATIONALER RECHERCHENBERICHT

Interna les Aktenzeichen
PCT/UE 94/00484

Kategone*	mg) ALS WESENTLICH ANGESEHENE UNTERLAGEN  Bezeichnung der Veröffentlichung, sowat erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
\	WO,A,87 06060 (FAIRCHILD SEMICONDUCTOR CORP.) 8. Oktober 1987 siehe Ansprüche 12-19	1
	PATENT ABSTRACTS OF JAPAN vol. 16, no. 108 (E-1179)17. März 1992 & JP,A,03 283 636 (NIPPON SOKEN INC.) 13. Dezember 1991 siehe Zusammenfassung	1-4
	·	

1

# INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichung..... die zur selben Patentfamilie gehören

Interns les Aktenzeichen
PCT/DE 94/00484

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
EP-A-0405183	02-01-91		908328 034347	13-03-90 14-02-91
US-A-4393574	19-07-83	KEINE		
WO-A-8706060	.08-10-87	KEINE		

Formblatt PCT/ISA/210 (Anhang Patentfamilie)(Juli 1992)